home *** CD-ROM | disk | FTP | other *** search
/ Chip 2007 January, February, March & April / Chip-Cover-CD-2007-02.iso / Pakiet bezpieczenstwa / mini Pentoo LiveCD 2006.1 / mpentoo-2006.1.iso / livecd.squashfs / usr / include / asm / processor.h < prev    next >
C/C++ Source or Header  |  2005-10-13  |  18KB  |  678 lines
  1. /*
  2.  * include/asm-i386/processor.h
  3.  *
  4.  * Copyright (C) 1994 Linus Torvalds
  5.  */
  6.  
  7. #ifndef __ASM_I386_PROCESSOR_H
  8. #define __ASM_I386_PROCESSOR_H
  9.  
  10. #include <asm/vm86.h>
  11. #ifdef __KERNEL__
  12. #include <asm/math_emu.h>
  13. #endif
  14. #include <asm/segment.h>
  15. #include <asm/page.h>
  16. #include <asm/types.h>
  17. #include <asm/sigcontext.h>
  18. #include <asm/cpufeature.h>
  19. #include <asm/msr.h>
  20. #include <asm/system.h>
  21. #include <linux/cache.h>
  22. #include <linux/config.h>
  23. #include <linux/threads.h>
  24. #include <asm/percpu.h>
  25.  
  26. /* flag for disabling the tsc */
  27. extern int tsc_disable;
  28.  
  29. struct desc_struct {
  30.     unsigned long a,b;
  31. };
  32.  
  33. #define desc_empty(desc) \
  34.         (!((desc)->a + (desc)->b))
  35.  
  36. #define desc_equal(desc1, desc2) \
  37.         (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  38. /*
  39.  * Default implementation of macro that returns current
  40.  * instruction pointer ("program counter").
  41.  */
  42. #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  43.  
  44. /*
  45.  *  CPU type and hardware bug flags. Kept separately for each CPU.
  46.  *  Members of this structure are referenced in head.S, so think twice
  47.  *  before touching them. [mj]
  48.  */
  49.  
  50. struct cpuinfo_x86 {
  51.     __u8    x86;        /* CPU family */
  52.     __u8    x86_vendor;    /* CPU vendor */
  53.     __u8    x86_model;
  54.     __u8    x86_mask;
  55.     char    wp_works_ok;    /* It doesn't on 386's */
  56.     char    hlt_works_ok;    /* Problems on some 486Dx4's and old 386's */
  57.     char    hard_math;
  58.     char    rfu;
  59.            int    cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  60.     unsigned long    x86_capability[NCAPINTS];
  61.     char    x86_vendor_id[16];
  62.     char    x86_model_id[64];
  63.     int     x86_cache_size;  /* in KB - valid for CPUS which support this
  64.                     call  */
  65.     int     x86_cache_alignment;    /* In bytes */
  66.     int    fdiv_bug;
  67.     int    f00f_bug;
  68.     int    coma_bug;
  69.     unsigned long loops_per_jiffy;
  70.     unsigned char x86_num_cores;
  71. } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  72.  
  73. #define X86_VENDOR_INTEL 0
  74. #define X86_VENDOR_CYRIX 1
  75. #define X86_VENDOR_AMD 2
  76. #define X86_VENDOR_UMC 3
  77. #define X86_VENDOR_NEXGEN 4
  78. #define X86_VENDOR_CENTAUR 5
  79. #define X86_VENDOR_RISE 6
  80. #define X86_VENDOR_TRANSMETA 7
  81. #define X86_VENDOR_NSC 8
  82. #define X86_VENDOR_NUM 9
  83. #define X86_VENDOR_UNKNOWN 0xff
  84.  
  85. /*
  86.  * capabilities of CPUs
  87.  */
  88.  
  89. extern struct cpuinfo_x86 boot_cpu_data;
  90. extern struct cpuinfo_x86 new_cpu_data;
  91. extern struct tss_struct doublefault_tss;
  92. DECLARE_PER_CPU(struct tss_struct, init_tss);
  93.  
  94. #ifdef CONFIG_SMP
  95. extern struct cpuinfo_x86 cpu_data[];
  96. #define current_cpu_data cpu_data[smp_processor_id()]
  97. #else
  98. #define cpu_data (&boot_cpu_data)
  99. #define current_cpu_data boot_cpu_data
  100. #endif
  101.  
  102. extern    int phys_proc_id[NR_CPUS];
  103. extern char ignore_fpu_irq;
  104.  
  105. extern void identify_cpu(struct cpuinfo_x86 *);
  106. extern void print_cpu_info(struct cpuinfo_x86 *);
  107. extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
  108. extern void dodgy_tsc(void);
  109.  
  110. #ifdef CONFIG_X86_HT
  111. extern void detect_ht(struct cpuinfo_x86 *c);
  112. #else
  113. static inline void detect_ht(struct cpuinfo_x86 *c) {}
  114. #endif
  115.  
  116. /*
  117.  * EFLAGS bits
  118.  */
  119. #define X86_EFLAGS_CF    0x00000001 /* Carry Flag */
  120. #define X86_EFLAGS_PF    0x00000004 /* Parity Flag */
  121. #define X86_EFLAGS_AF    0x00000010 /* Auxillary carry Flag */
  122. #define X86_EFLAGS_ZF    0x00000040 /* Zero Flag */
  123. #define X86_EFLAGS_SF    0x00000080 /* Sign Flag */
  124. #define X86_EFLAGS_TF    0x00000100 /* Trap Flag */
  125. #define X86_EFLAGS_IF    0x00000200 /* Interrupt Flag */
  126. #define X86_EFLAGS_DF    0x00000400 /* Direction Flag */
  127. #define X86_EFLAGS_OF    0x00000800 /* Overflow Flag */
  128. #define X86_EFLAGS_IOPL    0x00003000 /* IOPL mask */
  129. #define X86_EFLAGS_NT    0x00004000 /* Nested Task */
  130. #define X86_EFLAGS_RF    0x00010000 /* Resume Flag */
  131. #define X86_EFLAGS_VM    0x00020000 /* Virtual Mode */
  132. #define X86_EFLAGS_AC    0x00040000 /* Alignment Check */
  133. #define X86_EFLAGS_VIF    0x00080000 /* Virtual Interrupt Flag */
  134. #define X86_EFLAGS_VIP    0x00100000 /* Virtual Interrupt Pending */
  135. #define X86_EFLAGS_ID    0x00200000 /* CPUID detection flag */
  136.  
  137. /*
  138.  * Generic CPUID function
  139.  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
  140.  * resulting in stale register contents being returned.
  141.  */
  142. static inline void cpuid(int op, int *eax, int *ebx, int *ecx, int *edx)
  143. {
  144.     __asm__("cpuid"
  145.         : "=a" (*eax),
  146.           "=b" (*ebx),
  147.           "=c" (*ecx),
  148.           "=d" (*edx)
  149.         : "0" (op), "c"(0));
  150. }
  151.  
  152. /*
  153.  * CPUID functions returning a single datum
  154.  */
  155. static inline unsigned int cpuid_eax(unsigned int op)
  156. {
  157.     unsigned int eax;
  158.  
  159.     __asm__("cpuid"
  160.         : "=a" (eax)
  161.         : "0" (op)
  162.         : "bx", "cx", "dx");
  163.     return eax;
  164. }
  165. static inline unsigned int cpuid_ebx(unsigned int op)
  166. {
  167.     unsigned int eax, ebx;
  168.  
  169.     __asm__("cpuid"
  170.         : "=a" (eax), "=b" (ebx)
  171.         : "0" (op)
  172.         : "cx", "dx" );
  173.     return ebx;
  174. }
  175. static inline unsigned int cpuid_ecx(unsigned int op)
  176. {
  177.     unsigned int eax, ecx;
  178.  
  179.     __asm__("cpuid"
  180.         : "=a" (eax), "=c" (ecx)
  181.         : "0" (op)
  182.         : "bx", "dx" );
  183.     return ecx;
  184. }
  185. static inline unsigned int cpuid_edx(unsigned int op)
  186. {
  187.     unsigned int eax, edx;
  188.  
  189.     __asm__("cpuid"
  190.         : "=a" (eax), "=d" (edx)
  191.         : "0" (op)
  192.         : "bx", "cx");
  193.     return edx;
  194. }
  195.  
  196. #define load_cr3(pgdir) \
  197.     asm volatile("movl %0,%%cr3": :"r" (__pa(pgdir)))
  198.  
  199.  
  200. /*
  201.  * Intel CPU features in CR4
  202.  */
  203. #define X86_CR4_VME        0x0001    /* enable vm86 extensions */
  204. #define X86_CR4_PVI        0x0002    /* virtual interrupts flag enable */
  205. #define X86_CR4_TSD        0x0004    /* disable time stamp at ipl 3 */
  206. #define X86_CR4_DE        0x0008    /* enable debugging extensions */
  207. #define X86_CR4_PSE        0x0010    /* enable page size extensions */
  208. #define X86_CR4_PAE        0x0020    /* enable physical address extensions */
  209. #define X86_CR4_MCE        0x0040    /* Machine check enable */
  210. #define X86_CR4_PGE        0x0080    /* enable global pages */
  211. #define X86_CR4_PCE        0x0100    /* enable performance counters at ipl 3 */
  212. #define X86_CR4_OSFXSR        0x0200    /* enable fast FPU save and restore */
  213. #define X86_CR4_OSXMMEXCPT    0x0400    /* enable unmasked SSE exceptions */
  214.  
  215. /*
  216.  * Save the cr4 feature set we're using (ie
  217.  * Pentium 4MB enable and PPro Global page
  218.  * enable), so that any CPU's that boot up
  219.  * after us can get the correct flags.
  220.  */
  221. extern unsigned long mmu_cr4_features;
  222.  
  223. static inline void set_in_cr4 (unsigned long mask)
  224. {
  225.     mmu_cr4_features |= mask;
  226.     __asm__("movl %%cr4,%%eax\n\t"
  227.         "orl %0,%%eax\n\t"
  228.         "movl %%eax,%%cr4\n"
  229.         : : "irg" (mask)
  230.         :"ax");
  231. }
  232.  
  233. static inline void clear_in_cr4 (unsigned long mask)
  234. {
  235.     mmu_cr4_features &= ~mask;
  236.     __asm__("movl %%cr4,%%eax\n\t"
  237.         "andl %0,%%eax\n\t"
  238.         "movl %%eax,%%cr4\n"
  239.         : : "irg" (~mask)
  240.         :"ax");
  241. }
  242.  
  243. /*
  244.  *      NSC/Cyrix CPU configuration register indexes
  245.  */
  246.  
  247. #define CX86_PCR0 0x20
  248. #define CX86_GCR  0xb8
  249. #define CX86_CCR0 0xc0
  250. #define CX86_CCR1 0xc1
  251. #define CX86_CCR2 0xc2
  252. #define CX86_CCR3 0xc3
  253. #define CX86_CCR4 0xe8
  254. #define CX86_CCR5 0xe9
  255. #define CX86_CCR6 0xea
  256. #define CX86_CCR7 0xeb
  257. #define CX86_PCR1 0xf0
  258. #define CX86_DIR0 0xfe
  259. #define CX86_DIR1 0xff
  260. #define CX86_ARR_BASE 0xc4
  261. #define CX86_RCR_BASE 0xdc
  262.  
  263. /*
  264.  *      NSC/Cyrix CPU indexed register access macros
  265.  */
  266.  
  267. #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
  268.  
  269. #define setCx86(reg, data) do { \
  270.     outb((reg), 0x22); \
  271.     outb((data), 0x23); \
  272. } while (0)
  273.  
  274. static inline void __monitor(const void *eax, unsigned long ecx,
  275.         unsigned long edx)
  276. {
  277.     /* "monitor %eax,%ecx,%edx;" */
  278.     asm volatile(
  279.         ".byte 0x0f,0x01,0xc8;"
  280.         : :"a" (eax), "c" (ecx), "d"(edx));
  281. }
  282.  
  283. static inline void __mwait(unsigned long eax, unsigned long ecx)
  284. {
  285.     /* "mwait %eax,%ecx;" */
  286.     asm volatile(
  287.         ".byte 0x0f,0x01,0xc9;"
  288.         : :"a" (eax), "c" (ecx));
  289. }
  290.  
  291. /* from system description table in BIOS.  Mostly for MCA use, but
  292. others may find it useful. */
  293. extern unsigned int machine_id;
  294. extern unsigned int machine_submodel_id;
  295. extern unsigned int BIOS_revision;
  296. extern unsigned int mca_pentium_flag;
  297.  
  298. /* Boot loader type from the setup header */
  299. extern int bootloader_type;
  300.  
  301. /*
  302.  * User space process size: 3GB (default).
  303.  */
  304. #define TASK_SIZE    (PAGE_OFFSET)
  305.  
  306. /* This decides where the kernel will search for a free chunk of vm
  307.  * space during mmap's.
  308.  */
  309. #define TASK_UNMAPPED_BASE    (PAGE_ALIGN(TASK_SIZE / 3))
  310.  
  311. #define HAVE_ARCH_PICK_MMAP_LAYOUT
  312.  
  313. /*
  314.  * Size of io_bitmap.
  315.  */
  316. #define IO_BITMAP_BITS  65536
  317. #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
  318. #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
  319. #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
  320. #define INVALID_IO_BITMAP_OFFSET 0x8000
  321. #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
  322.  
  323. struct i387_fsave_struct {
  324.     long    cwd;
  325.     long    swd;
  326.     long    twd;
  327.     long    fip;
  328.     long    fcs;
  329.     long    foo;
  330.     long    fos;
  331.     long    st_space[20];    /* 8*10 bytes for each FP-reg = 80 bytes */
  332.     long    status;        /* software status information */
  333. };
  334.  
  335. struct i387_fxsave_struct {
  336.     unsigned short    cwd;
  337.     unsigned short    swd;
  338.     unsigned short    twd;
  339.     unsigned short    fop;
  340.     long    fip;
  341.     long    fcs;
  342.     long    foo;
  343.     long    fos;
  344.     long    mxcsr;
  345.     long    mxcsr_mask;
  346.     long    st_space[32];    /* 8*16 bytes for each FP-reg = 128 bytes */
  347.     long    xmm_space[32];    /* 8*16 bytes for each XMM-reg = 128 bytes */
  348.     long    padding[56];
  349. } __attribute__ ((aligned (16)));
  350.  
  351. struct i387_soft_struct {
  352.     long    cwd;
  353.     long    swd;
  354.     long    twd;
  355.     long    fip;
  356.     long    fcs;
  357.     long    foo;
  358.     long    fos;
  359.     long    st_space[20];    /* 8*10 bytes for each FP-reg = 80 bytes */
  360.     unsigned char    ftop, changed, lookahead, no_update, rm, alimit;
  361.     struct info    *info;
  362.     unsigned long    entry_eip;
  363. };
  364.  
  365. union i387_union {
  366.     struct i387_fsave_struct    fsave;
  367.     struct i387_fxsave_struct    fxsave;
  368.     struct i387_soft_struct soft;
  369. };
  370.  
  371. typedef struct {
  372.     unsigned long seg;
  373. } mm_segment_t;
  374.  
  375. struct thread_struct;
  376.  
  377. struct tss_struct {
  378.     unsigned short    back_link,__blh;
  379.     unsigned long    esp0;
  380.     unsigned short    ss0,__ss0h;
  381.     unsigned long    esp1;
  382.     unsigned short    ss1,__ss1h;    /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
  383.     unsigned long    esp2;
  384.     unsigned short    ss2,__ss2h;
  385.     unsigned long    __cr3;
  386.     unsigned long    eip;
  387.     unsigned long    eflags;
  388.     unsigned long    eax,ecx,edx,ebx;
  389.     unsigned long    esp;
  390.     unsigned long    ebp;
  391.     unsigned long    esi;
  392.     unsigned long    edi;
  393.     unsigned short    es, __esh;
  394.     unsigned short    cs, __csh;
  395.     unsigned short    ss, __ssh;
  396.     unsigned short    ds, __dsh;
  397.     unsigned short    fs, __fsh;
  398.     unsigned short    gs, __gsh;
  399.     unsigned short    ldt, __ldth;
  400.     unsigned short    trace, io_bitmap_base;
  401.     /*
  402.      * The extra 1 is there because the CPU will access an
  403.      * additional byte beyond the end of the IO permission
  404.      * bitmap. The extra byte must be all 1 bits, and must
  405.      * be within the limit.
  406.      */
  407.     unsigned long    io_bitmap[IO_BITMAP_LONGS + 1];
  408.     /*
  409.      * Cache the current maximum and the last task that used the bitmap:
  410.      */
  411.     unsigned long io_bitmap_max;
  412.     struct thread_struct *io_bitmap_owner;
  413.     /*
  414.      * pads the TSS to be cacheline-aligned (size is 0x100)
  415.      */
  416.     unsigned long __cacheline_filler[35];
  417.     /*
  418.      * .. and then another 0x100 bytes for emergency kernel stack
  419.      */
  420.     #ifndef stack /* LVM2-Userspace defines this as a function... */
  421.         unsigned long stack[64];
  422.     #endif
  423. }  __attribute__((packed));
  424.  
  425. #define ARCH_MIN_TASKALIGN    16
  426.  
  427. struct thread_struct {
  428. /* cached TLS descriptors. */
  429.     struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
  430.     unsigned long    esp0;
  431.     unsigned long    sysenter_cs;
  432.     unsigned long    eip;
  433.     unsigned long    esp;
  434.     unsigned long    fs;
  435.     unsigned long    gs;
  436. /* Hardware debugging registers */
  437.     unsigned long    debugreg[8];  /* %%db0-7 debug registers */
  438. /* fault info */
  439.     unsigned long    cr2, trap_no, error_code;
  440. /* floating point info */
  441.     union i387_union    i387;
  442. /* virtual 86 mode info */
  443.     struct vm86_struct __user * vm86_info;
  444.     unsigned long        screen_bitmap;
  445.     unsigned long        v86flags, v86mask, saved_esp0;
  446.     unsigned int        saved_fs, saved_gs;
  447. /* IO permissions */
  448.     unsigned long    *io_bitmap_ptr;
  449. /* max allowed port in the bitmap, in bytes: */
  450.     unsigned long    io_bitmap_max;
  451. };
  452.  
  453. #define INIT_THREAD  {                            \
  454.     .vm86_info = NULL,                        \
  455.     .sysenter_cs = __KERNEL_CS,                    \
  456.     .io_bitmap_ptr = NULL,                        \
  457. }
  458.  
  459. /*
  460.  * Note that the .io_bitmap member must be extra-big. This is because
  461.  * the CPU will access an additional byte beyond the end of the IO
  462.  * permission bitmap. The extra byte must be all 1 bits, and must
  463.  * be within the limit.
  464.  */
  465. #define INIT_TSS  {                            \
  466.     .esp0        = sizeof(init_stack) + (long)&init_stack,    \
  467.     .ss0        = __KERNEL_DS,                    \
  468.     .ss1        = __KERNEL_CS,                    \
  469.     .ldt        = GDT_ENTRY_LDT,                \
  470.     .io_bitmap_base    = INVALID_IO_BITMAP_OFFSET,            \
  471.     .io_bitmap    = { [ 0 ... IO_BITMAP_LONGS] = ~0 },        \
  472. }
  473.  
  474. static inline void load_esp0(struct tss_struct *tss, struct thread_struct *thread)
  475. {
  476.     tss->esp0 = thread->esp0;
  477.     /* This can only happen when SEP is enabled, no need to test "SEP"arately */
  478.     if (unlikely(tss->ss1 != thread->sysenter_cs)) {
  479.         tss->ss1 = thread->sysenter_cs;
  480.         wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
  481.     }
  482. }
  483.  
  484. #define start_thread(regs, new_eip, new_esp) do {        \
  485.     __asm__("movl %0,%%fs ; movl %0,%%gs": :"r" (0));    \
  486.     set_fs(USER_DS);                    \
  487.     regs->xds = __USER_DS;                    \
  488.     regs->xes = __USER_DS;                    \
  489.     regs->xss = __USER_DS;                    \
  490.     regs->xcs = __USER_CS;                    \
  491.     regs->eip = new_eip;                    \
  492.     regs->esp = new_esp;                    \
  493. } while (0)
  494.  
  495. /* Forward declaration, a strange C thing */
  496. struct task_struct;
  497. struct mm_struct;
  498.  
  499. /* Free all resources held by a thread. */
  500. extern void release_thread(struct task_struct *);
  501.  
  502. /* Prepare to copy thread state - unlazy all lazy status */
  503. extern void prepare_to_copy(struct task_struct *tsk);
  504.  
  505. /*
  506.  * create a kernel thread without removing it from tasklists
  507.  */
  508. extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
  509.  
  510. extern unsigned long thread_saved_pc(struct task_struct *tsk);
  511. #ifdef __KERNEL__
  512. void show_trace(struct task_struct *task, unsigned long *stack);
  513. #endif
  514.  
  515. unsigned long get_wchan(struct task_struct *p);
  516.  
  517. #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
  518. #define KSTK_TOP(info)                                                 \
  519. ({                                                                     \
  520.        unsigned long *__ptr = (unsigned long *)(info);                 \
  521.        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
  522. })
  523.  
  524. #define task_pt_regs(task)                                             \
  525. ({                                                                     \
  526.        struct pt_regs *__regs__;                                       \
  527.        __regs__ = (struct pt_regs *)KSTK_TOP((task)->thread_info);     \
  528.        __regs__ - 1;                                                   \
  529. })
  530.  
  531. #define KSTK_EIP(task) (task_pt_regs(task)->eip)
  532. #define KSTK_ESP(task) (task_pt_regs(task)->esp)
  533.  
  534.  
  535. struct microcode_header {
  536.     unsigned int hdrver;
  537.     unsigned int rev;
  538.     unsigned int date;
  539.     unsigned int sig;
  540.     unsigned int cksum;
  541.     unsigned int ldrver;
  542.     unsigned int pf;
  543.     unsigned int datasize;
  544.     unsigned int totalsize;
  545.     unsigned int reserved[3];
  546. };
  547.  
  548. struct microcode {
  549.     struct microcode_header hdr;
  550.     unsigned int bits[0];
  551. };
  552.  
  553. typedef struct microcode microcode_t;
  554. typedef struct microcode_header microcode_header_t;
  555.  
  556. /* microcode format is extended from prescott processors */
  557. struct extended_signature {
  558.     unsigned int sig;
  559.     unsigned int pf;
  560.     unsigned int cksum;
  561. };
  562.  
  563. struct extended_sigtable {
  564.     unsigned int count;
  565.     unsigned int cksum;
  566.     unsigned int reserved[3];
  567.     struct extended_signature sigs[0];
  568. };
  569. /* '6' because it used to be for P6 only (but now covers Pentium 4 as well) */
  570. #define MICROCODE_IOCFREE    _IO('6',0)
  571.  
  572. /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
  573. static inline void rep_nop(void)
  574. {
  575.     __asm__ __volatile__("rep;nop": : :"memory");
  576. }
  577.  
  578. #define cpu_relax()    rep_nop()
  579.  
  580. /* generic versions from gas */
  581. #define GENERIC_NOP1    ".byte 0x90\n"
  582. #define GENERIC_NOP2        ".byte 0x89,0xf6\n"
  583. #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
  584. #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
  585. #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
  586. #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
  587. #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
  588. #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
  589.  
  590. /* Opteron nops */
  591. #define K8_NOP1 GENERIC_NOP1
  592. #define K8_NOP2    ".byte 0x66,0x90\n" 
  593. #define K8_NOP3    ".byte 0x66,0x66,0x90\n" 
  594. #define K8_NOP4    ".byte 0x66,0x66,0x66,0x90\n" 
  595. #define K8_NOP5    K8_NOP3 K8_NOP2 
  596. #define K8_NOP6    K8_NOP3 K8_NOP3
  597. #define K8_NOP7    K8_NOP4 K8_NOP3
  598. #define K8_NOP8    K8_NOP4 K8_NOP4
  599.  
  600. /* K7 nops */
  601. /* uses eax dependencies (arbitary choice) */
  602. #define K7_NOP1  GENERIC_NOP1
  603. #define K7_NOP2    ".byte 0x8b,0xc0\n" 
  604. #define K7_NOP3    ".byte 0x8d,0x04,0x20\n"
  605. #define K7_NOP4    ".byte 0x8d,0x44,0x20,0x00\n"
  606. #define K7_NOP5    K7_NOP4 ASM_NOP1
  607. #define K7_NOP6    ".byte 0x8d,0x80,0,0,0,0\n"
  608. #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
  609. #define K7_NOP8        K7_NOP7 ASM_NOP1
  610.  
  611. #ifdef CONFIG_MK8
  612. #define ASM_NOP1 K8_NOP1
  613. #define ASM_NOP2 K8_NOP2
  614. #define ASM_NOP3 K8_NOP3
  615. #define ASM_NOP4 K8_NOP4
  616. #define ASM_NOP5 K8_NOP5
  617. #define ASM_NOP6 K8_NOP6
  618. #define ASM_NOP7 K8_NOP7
  619. #define ASM_NOP8 K8_NOP8
  620. #elif defined(CONFIG_MK7)
  621. #define ASM_NOP1 K7_NOP1
  622. #define ASM_NOP2 K7_NOP2
  623. #define ASM_NOP3 K7_NOP3
  624. #define ASM_NOP4 K7_NOP4
  625. #define ASM_NOP5 K7_NOP5
  626. #define ASM_NOP6 K7_NOP6
  627. #define ASM_NOP7 K7_NOP7
  628. #define ASM_NOP8 K7_NOP8
  629. #else
  630. #define ASM_NOP1 GENERIC_NOP1
  631. #define ASM_NOP2 GENERIC_NOP2
  632. #define ASM_NOP3 GENERIC_NOP3
  633. #define ASM_NOP4 GENERIC_NOP4
  634. #define ASM_NOP5 GENERIC_NOP5
  635. #define ASM_NOP6 GENERIC_NOP6
  636. #define ASM_NOP7 GENERIC_NOP7
  637. #define ASM_NOP8 GENERIC_NOP8
  638. #endif
  639.  
  640. #define ASM_NOP_MAX 8
  641.  
  642. /* Prefetch instructions for Pentium III and AMD Athlon */
  643. /* It's not worth to care about 3dnow! prefetches for the K6
  644.    because they are microcoded there and very slow.
  645.    However we don't do prefetches for pre XP Athlons currently
  646.    That should be fixed. */
  647. #define ARCH_HAS_PREFETCH
  648. extern inline void prefetch(const void *x)
  649. {
  650.     alternative_input(ASM_NOP4,
  651.               "prefetchnta (%1)",
  652.               X86_FEATURE_XMM,
  653.               "r" (x));
  654. }
  655.  
  656. #define ARCH_HAS_PREFETCH
  657. #define ARCH_HAS_PREFETCHW
  658. #define ARCH_HAS_SPINLOCK_PREFETCH
  659.  
  660. /* 3dnow! prefetch to get an exclusive cache line. Useful for 
  661.    spinlocks to avoid one state transition in the cache coherency protocol. */
  662. extern inline void prefetchw(const void *x)
  663. {
  664.     alternative_input(ASM_NOP4,
  665.               "prefetchw (%1)",
  666.               X86_FEATURE_3DNOW,
  667.               "r" (x));
  668. }
  669. #define spin_lock_prefetch(x)    prefetchw(x)
  670.  
  671. extern void select_idle_routine(const struct cpuinfo_x86 *c);
  672.  
  673. #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
  674.  
  675. extern unsigned long boot_option_idle_override;
  676.  
  677. #endif /* __ASM_I386_PROCESSOR_H */
  678.